

Especificación de memoria RAM basada en flip flops

flip_flop_ram implementa una memoria RAM síncrona basada en registros (flip-flops) con acceso independiente de lectura y escritura por dirección. En cada flanco de subida de **clk** realiza operaciones de lectura y/o escritura según las señales de control; la salida de lectura **rd_data** se actualiza también de forma síncrona. El reset asíncrono síncrono (implementado dentro del **always_ff** con condición **if (reset)**) inicializa toda la memoria y la salida de lectura a cero.

Parámetros del módulo

- **FIFO_ROWS**: Número de entradas (filas) de la memoria. Valor por defecto 256.
- **FIFO_ROW_WIDTH**: Ancho en bits de cada fila. Valor por defecto 32.
- **ADDR_WIDTH**: Ancho del puntero/dirección, calculado por defecto como $\lceil \log_2(\text{FIFO_ROWS}) \rceil$.

Puertos del módulo

Puerto	Dirección	Ancho	Descripción
clk	input	1 bit	Señal de reloj; operaciones síncronas en flanco de subida.
reset	input	1 bit	Señal de reset síncrono; cuando está activa pone memoria y rd_data a cero.
wr_data	input	FIFO_ROW_WIDTH	Datos a escribir en la dirección wr_addr .
wr_en	input	1 bit	Habilita la escritura en wr_addr en el siguiente flanco de reloj.
wr_addr	input	ADDR_WIDTH	Dirección de escritura.
rd_data	output	FIFO_ROW_WIDTH	Datos leídos desde rd_addr ; actualizados síncronamente.
rd_en	input	1 bit	Habilita la lectura desde rd_addr en el siguiente flanco de reloj.
rd_addr	input	ADDR_WIDTH	Dirección de lectura.